XVII EADCA 2025 - Encontro de Alunos e Docentes do DCA

Aceleração de operações NTT em processadores RISC-V para criptografia pós-quântica

4 de dez. de 2025 10:44

12m

Sala da Congregação (FEEC / UNICAMP)

Trabalho consolidado ou em conclusão Sessões orais

Palestrante

Sr. Pedro Peixoto Alves (Universidade Estadual de Campinas)

Descrição

Este trabalho apresenta a extensão de um núcleo RISC-
V com um conjunto de instruções dedicado à aritmética
modular para acelerar operações NTT e sua inversa
(INTT). Os resultados obtidos em uma implementa-
ção em FPGA apresentam aumento de desempenho em
2, 84, vezes para a NTT e em 3, 80 vezes para a INTT.

Materiais de apresentação

EADCA25___Pedro___Extensão_NTT_RISC_V (1).pdf

EADCA_PRESENTATION (4).pdf